## First Hit

# **End of Result Set**

# Generate Collection Print

L1: Entry 1 of 2

File: JPAB

Dec 17, 1991

PUB-NO: JP403286497A

DOCUMENT-IDENTIFIER: JP 03286497 A

TITLE: NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE

PUBN-DATE: December 17, 1991

INVENTOR-INFORMATION:

NAME

COUNTRY

IWATA, YOSHIHISA OUCHI, KAZUNORI TANAKA, TOMOHARU

ITO, YASUO

MOMOTOMI, MASAKI MASUOKA, FUJIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

APPL-NO: JP02082946

APPL-DATE: March 31, 1990

INT-CL (IPC): G11C 16/06; H01L 27/10; H01L 29/788; H01L 29/792

## ABSTRACT:

PURPOSE: To set the threshold value of a memory cell within a prescribed range by providing a write verify control circuit to confirm a data write state by impressing a prescribed write verify potential to the control gate of the selected memory cell.

CONSTITUTION: A control gate control circuit 6 outputs prescribed control signals to the control gate line of a memory cell array 2 corresponding to respective operations such as data write, erase, read and verify. After executing a write operation according to data to be written latched by a data latch circuit 5, the write verify operation is executed by the control circuit 6. In such a case, when all the write data are set within desired threshold destribution, the signal of data write end is obtained by a verify end detection circuit 9. Thus, the threshold value of the memory cell in the data write state can be set within the prescribed range.

COPYRIGHT: (C) 1991, JPO&Japio

# ⑩日本国特許庁(JP)

⑩特許出願公開

# ◎ 公開特許公報(A) 平3-286497

@Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)12月17日

G 11 C 16/06

8522-5L G 11 C 17/00 7514-4M H 01 L 29/78 309 C 371 \*\*

審査請求 未請求 請求項の数 4 (全14頁)

**9**発明の名称 不揮発性半導体記憶装置

②特 願 平2-82946

②出 顧 平2(1990)3月31日

⑩発 明 者 岩 田 佳 久 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

<sup>個発</sup> 明 者 大 内 和 則 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

⑩発 明 者 田 中 智 晴 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑩発 明 者 伊 藤 塚 夫 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑦出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

明 細 書

1. 発明の名称

不揮発性半導体記憶装置

## 2. 特許請求の範囲

(1) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷書積層と基板の間の電荷の投 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセルの制御ゲートに所定の消去ベリファイ電位を印加してピット線電流によりデータ消去状態を確認する消去ベリファイ制御回路を有する、

ことを特徴とする不揮発性半導体記憶装置。

(2) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の投 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す る不複発件半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセルの制御ゲートに所定の消去ベリファイ電位を印加してビット線電流によりデータ消去状態を確認する消去ベリファイ制御回路と、

選択されたNANDセル内の選択メモリセルの 制御ゲートに所定の書込みベリファイ電位を印加 してデータ書込み状態を確認する書込みベリファ イ制御回路と、

を有することを特徴とする不揮兇性半導体記憶装 max

(3) 消去ペリファイ制御回路は、所定の動作時間を設定して読出しを行うためのタイマを内蔵することを特徴とする請求項1または2記載の不揮発性半導体記憶装置。

(4) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の投 受により電気的蓄替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイと、 前記メモリセルアレイのピット線に書込みデータを与えるデータ入力パッファおよびデータラッチ研路と、

前記メモリセルアレイのピット線データを読出 すセンスアンプ回路およびデータ出力パッファと、

前記メモリセルアレイにデータ書込みを行った 後に、書込み状態を確認するための書込みベリファイ電位を順次選択された制御ゲート線に印加し でデータ統出しを行う書込みベリファイ制御回路

前紀データラッチ回路とセンスアンブ回路の出力を比較してその結果を一時ラッチする機能を持つデータ比較回路と、

このデータ比較回路の出力により書込み状態を 確認して、書込み不十分のメモリセルに対して再 書き込みを行う手段と、

選択されたNANDセル内の全てのメモリセルの制御ゲートに接地電位を印加してヒット線電流によりそのNANDセル内のメモリセルの消去状態を確認する消去ペリファイ制御回路と、

統され、ソース側はやはり選択ゲートを介してソ ース線 (基準電位配線) に接続される。メモリセ ルの制御ゲートは、行方向に連続的に配設されて ワード線となる。

このNANDセル型EEPROMの動作は次の 通りである。データ書込みの動作は、ピット線か ら最も離れた位置のメモリセルから繋に行う。選 択されたメモリセルの制御ゲートには高地圧Vpp (~20V程度)を印加し、それよりピット線側 にあるメモリセルの制御ゲートおよび選択ゲート には中間電位VippN (-10V程度)を印加し、 ピット報にはデータに応じてOVまたは中間電位 を与える。ピット糠にOVが与えられた時、その 電位は選択メモリセルのドレインまで伝達されて、 ドレインから浮遊ゲートに電子注入が生じる。こ れによりその選択されたメモリセルのしきい値は 正方向にシフトする。この状態をたとえば"1" とする。ピット線に中間電位が与えられたときは 電子注入が起こらず、従ってしきい値は変化せず、 負に止まる。この状態は"0"である。

を備えたことを特徴とする不揮発性半導体記憶装置。

#### 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、電気的書替え可能な不揮発性半導体記憶装置(EEPROM)に係り、特にNAN Dセル構成のメモリセルアレイを有するEEPR OMに関する。

## (従来の技術)

EEPROMの一つとして、高集積化が可能なNANDセル型EEPROMが知られている。これは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共用する形で直ので接して一単位としてピット線に接続するものである。メモリセルは通常電荷書積層と制御ゲートが積層されたFETMOSS構造を有する。メモリセルアレイは、p型芸板またはn型基板に形成されたp型ウェル内に集積形成される。NANDセルのドレイン側は選択ゲートを介してピット線に接

データ消去は、NANDセル内のすべてのメモリセルに対して同時に行われる。すなわち全ての制御ゲート、選択ゲートをOVとし、ピット線およびソース線を浮遊状態として、P型ウェルおよび n型基板に高電圧 2 OVを印加する。これにより、全てのメモリセルで浮遊ゲートの電子が p型ウェルに放出され、しきい値は負方向にシフトする。

データ統出し動作は、選択されたメモリセルの制御ゲートをOVとし、それ以外のメモリセルの制御ゲートおよび選択ゲートを電源電位Vcc(=5V)として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

以上の動作説明から明らかなように、NANDセル型EEPROMでは、 書込みおよび読出し動作時には非選択メモリセルは転送ゲートとして作用する。この観点から、 書込みがなされたメモリセルのしきい値電圧には制限が加わる。 たとえば、 1 \*\* 書込みされたメモリセルのしきい値の好ましい範囲は、 0 . 5 ~ 3 . 5 V 程度となる。デー

タ書込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のばらつきを考慮すると、データ書込み後のしまい値分布はこれより小さい範囲であることが要求される。

一方、"O" 書込みしたメモリセル、或いはデータ消去したNANDセルのメモリセルのしきい

込み状態のメモリセルのそれぞれのしまい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的とする。

## [発明の構成]

#### (課題を解決するための手段)

本発明は、半導体基板上に電荷蓄積層と制御ゲートが積層形成され、電荷蓄積層と基板の間の電荷の投受により電気的書替えを可能としたより電気の投資により電気の接続されてNANDセルを構成してマトリクス配列されたメモリセルのおけるE、EPROMにおいて、選択されたNANDセル内の全てのメモリセルの制御ゲートに所定の消去ベリファイ制御回路を有するよれ態を確認する消去ベリファイ制御回路を有することを特徴とする。

本発明はまた、その様なEEPROMにおいて、 消去ペリファイ制御回路と共に、選択されたメモ リセルの制御ゲートに所定の書込みペリファイ電 位を印加してデータ書込み状態を確認する書込み ペリファイ制御回路を有することを特徴とする。 位電圧が負方向にある値以上大きくなっていないと、これも問題になる。すなわち、10. 書込みしたメモリセルのしきい値は、これによってデータ 読出し時のセル電流(統出し電流)が変化し、その結果アクセスタイムが変化するから、EEPR のMの仕様を左右する。またデータ消去によって 十分に消去がなされていないと、その後のデータ 書込みで"1"状態のしきい値が必要以上に高くなってしまい、しきい値の許容範囲を越えることになる。

#### (発明が解決しようとする課題)

以上のように従来のNANDセル型EEPROMでは、データ消去や普込みの際、メモリセルのしきい値を許容範囲に収めることが難しい、という問題があった。

本発明は、データ消去状態のメモリセルのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的とする。

本発明はまた、データ消去状態およびデータ書

#### (作用)

本発明においては、データ消去後に順次選択 されたNANDセルの全てのメモリセルに例えば OVを印加して読出しを行う消去ベリファイ動作 を実行し、ある設定された時間内に"0"統出し ができないNANDセルが一個でもある場合に は、データ消去が不十分であると判断する。その 場合、全てのNANDセル(プロック毎のデータ 消去を行う場合であればそのブロック内の全ての NANDセル)について再度データ消去動作を実 行する。そしてまた同じ説出し動作を実行する。 この操作を繰返し行い、全てのNANDセルの統 出し時間がある値以下になったら、データ消去動 作を終了する。以上のような制御動作により、全 てのNANDセル内のメモリセルのしきい値が ある値より小さい状態(カチャネルであれば十 分に負の状態)を得ることができる。これは、 NANDセルの読出し電流が一つのNANDセル 内に含まれるメモリセルのうちで最もしきい値の 高いもので制限されるからである。

本発明においてはまた、消去ペリファイ動作と共に、データ書き込みを行った後に、書込みペリファイ制神回路によってデータ書込みされたメモリセルのしきい値電圧を評価する。そして所望のしきい値に達していないメモリセルがあれば、書込み動作を追加する。その後再度しまいてのメモリセルのしきい値が所望の許な範囲に収まっていることを確認したら書込み動作を終了する。

この様にして本発明によれば、データ消去状態 さらに必要ならばデータ書込み状態のメモリセル のそれぞれのしきい値を所定範囲に収めることを 可能としたNANDセル型のEEPROMを得る ことができる。

#### (実施例)

以下、本発明の実施例を図面を参照して説明する。

第1 図は一実施例における N A N D セル型 E E P R O M の構成を示している。図では、番地 選択を行うためのアドレスパッファおよび行、列

第2図(a)(b)は、メモリセルアレイの一つのNANDセル部分の平面図と等価回路図であり、第3図(a)(b)はそれぞれれ第2図(a)のAーA'およびBーB'断面図である。素子分離散化験12で囲まれたp型シリコン基板(またはp型ウェル)11に複数のNANDセルからなるメモリセルアレイが形成されている。一つのNANDセルに着目して説明するとこの実施例では、8個のメモリセルM,~Maが直列接続されて一つのNANDセルを構成している。メモリセルはそれぞれ、基板11にゲート絶録験13を介して浮遊

のアドレスデコーダ等は省略して、書込みおよび している。メモリセルアレイ2に対して、データ 書込みおよび読出しを行うためにデータラッチ回 路ちおよびセンスアンプ回路1が設けられている。 これらセンスアンプ回路1, データラッチ回路5 はデータ入出力バッファ4につながる。制御ゲー ト制御回路6は、メモリセルアレイ2の制御ゲー ト線にデータ書込み、消去、跳出しおよびベリフ ァイの各動作に対応して所定の制御信号を出力す るものである。データラッチ回路ちとセンスアン プ回路2は、書込みベリファイ動作時には、列ア ドレス発生回路でから出力される列アドレスにし たがってセンス動作と再書き込みすべきデータの ラッチを行う。データ比較回路3はやはりベリフ ァイ動作時、データラッチ回路5にラッチされた 春込みデータと、センスアンプ回路1により読み 出されたデータの一致を列アドレスごとに比較検 出し、その結果をラッチする機能を有する。この 比較回路3の出力は出力バッファ8を介してベリ

ゲート14 (141, 142, …, 144) が形 成され、この上に層間絶縁膜15を介して制御ゲ ート16 (16, 162, …, 16a) が形成 されて、構成されている。これらのメモリセルの ソース、ドレインであるn型拡散層19は隣接す るもの同志共用する形で、メモリセルが直列接続 されている。 N A N D セルのドレイン側、ソース 側には夫々、メモリセルの浮遊ゲート。制御ゲー トと同時に形成された選択ゲート14。、16。 および1410、1610が設けられている。素子形 成された基板上はCVD酸化膜17により覆われ、 この上にピット線18が配設されている。ピット 線18はNANDセルの一端のドレイン側拡散層 19にはコンタクトさせている。行方向に並ぶ NANDセルの制御ゲート14は共通に制御ゲー ト線CG:, CG:, …, CG: として配数され ている。これら制御ゲート線はワード線となる。 選択ゲート14。、16。および14。。 16。 もそれぞれ行方向に連続的に選択ゲート線SG,。 SGiとして配設されている。

第4図は、この様なNANDセルがマトリクス 配列されたメモリセルアレイの等質回路を示じて いる。

第5図は、第1図の中のセンスアンプ回路1. データラッチ回路5。データ比較回路3,出力バ ッファ8の部分の具体的な構成を示している。デ ータラッチ回路ちは、ラッチ信号LATCR とアドレ スaiの論理によって選ばれたアドレスのデータ がラッチ回路本体LAにラッチされる。センスアン プ回路1は、センス制御信号SENSP とアドレス ai の論理によって選ばれたアドレスのピット線 データをセンスして出力する。このセンスアンプ 回路1の出力は、データラッチ回路5の対応する データと比較回路3によって比較され、その結果 ラッチ信号LATCHY, LATCHYによってラッチされる ことになる。次にその結果に応じてラッチ回路 本体LAに出力する。そしてラッチ信号LATCHY、 LATCHYを解除して次のアドレスの論理で選ばれる 、ものに備える。

第6図は、第1図における制御ゲート制御回路

と高電位Vpp端子の間には、それぞれスイッチン グMOSトランジスタを高電位から保護するため のnチャネルMOSトランジスタQai。Qpzが設 けられている。これらのMOSトランジスタQpu Q o2はDタイプである。バッファ段MOSトラン ジスタQxiの上下にも同様に、Dタイプ、nチャ ネルMOSトランジスタQ Da, Q D4が設けられて いる。出力段にこの様にDチャネルMOSトラン ジスタとDタイプ、 カチャネルMOSトランジス タを用いているのは、高電位Vppをしきい値降下 なく制御ゲート線に供給するためである。とくに MOSトランジスタQuat、他の回路から舗費 ゲート線に正電位が供給された時にpチャネル MOSトランジスタQ+2のドレイン接合が順バイ アスになるのを防止する働きをする。中間電位 供給回路22も、高電位供給回路21と同様に、 NANDゲートG2、これにより制御されるEタ イブ、 n チャネルのスイッチングMOSトランジ スタQ 22とEタイプ、 p チャネルのスイッチング MOSトランジスタQ+a、出力バッファとなるタ

6の部分の具体的構成を示している。この制御回 路は、書込み時に選択ゲートに高電位V-ppを与えいーニーニー る高電位供給回路21、同じく春込み時に非通 択の制御ゲートに中間電位 V ppM を与える中間 電位供給回路22、書込みベリファイ制御信号 ¥-YER1 FYにより選択的に書込みペリファイ電位 V vgz を与える書込みベリファイ電位供給回路 23、および統出し信号READ、消去信号ERASE お よび消去ベリファイ制御信号E-VERIPYにより制御 ゲート電位を設定する消去/統出し制御回路24 により構成されている。この様な回路が各制御ゲ ート維毎に設けられる。高電位供給回路21は、 書込み信号 NRITE とアドレスaiの論理をとる NANDゲートG」により制御されるEタイプ。 n チャネルのスイッチング M O S トランジスタ Q z i と E タイプ、 p チャネルのスイッチング MOSトランジスタQri、および出力バッファと なるEタイプ、 p チャネルMOSトランジスタ Qァzを主体として構成されている。MOSトラン ジスタQ tiとQ Fiの間、MOSトランジスタQ Fi

イブ、 p チャネル M O S トランジスタ Q P4、および D タイプ、 n チャネル M O S トランジスタ Q D5 ~ Q Daにより構成されている。

消去/統出し制御回路24は、統出し信号READとアドレス a i , a i の論理を取るNANDゲートG a , G s 、 消去信号ERASE と消去ベリファイ制御信号E-VERIPYの和をとるNORゲートG c 、 N A N D ゲート G s と G 。 の出力を選択するのNANDゲート G r と G 。 によりそれぞれ制御されるスイッチング用のE タイプ, n チャネルMOSトランジスタ Q p s 、これらのスイッチング用MOSトランジスタ Q p s 、これらのスイッチング用MOSトランジスタと制御ゲート線の間に設けられた保護用のDタイプ, n チャネルMOSトランジスタ Q p s c こり構成されている。

書込みベリファイ電位供給回路23ば、書込みベリファイ信号N-VERIPYとアドレスaiの論理を取るNANDゲートG。とその出力を反転するインパータゲートI、、このインパータゲートI、

により制御されてベリファイ電位Vvepを制御線 n チャネルΜΟSトランジスタQ t4、およびこの MOSトランジスタQまeと制御ゲート様の間に設 けられた保護用のDタイプ、 n チャネルMOSト ランジスタQninにより構成されている。

第7図は、書込みペリファイ電位供給回路23 に与えられるペリファイ電位 Vven の発生回路の 構成例である。書込みベリファイ電位Vyerは、 書込みベリファイ信号V-VERIFYが入ったときに電 凝電位Vecと接地電位の間に設定された中間電位 を出力して、第6図のベリファイ電位供給回路 23によって選択された制御ゲート線に供給され るもので、この実施例では、Vccと接地電位間に 直列接続されたEタイプ、nチャネルのMOSト ランジスタQm6とQm7を主体として構成されてい る。これらのMOSトランジスタのゲートに所定 のパイアスを与えるために、抵抗R」~R、の分 圧回路が設けられている。原理的にはこれらの分 圧回路の端子 A に電源電位 V ccを与えればよいが、

それでは貫通電流が流れることになる。これを防 \*に供給するためのスイッチング用のEタイプ。・・・止するためこの実施例では、Eタイプロチャネル、・・・・・・ MOSトランジスタQ Ba. Q Baと、Eタイプ。 p チャネルMOSトランジスタQra, Qrz、および インバーター。による切替え回路を設けている。 すなわちベリファイ信号 VERIFYが "丑" レベルに なると、MOSトランジスタQ aaがオン、Q pyが オン、Qzoがオフとなり、分圧回路の端子Aには 電源電位Vccが供給される。これにより、分圧回 路の分圧比で設定されるMOSトランジスタQ z6, Qxxの導通状態に対応した中間電位の書込みペリ ファイ電位Vverが得られる。ベリファイ信号Y-VERIPYが "L" レベルの時は、MOSトランジス タ Q zoがオンとなり、分圧回路の端子 A は接地 電位となり、ベリファイ電位 V ver の端子はフロ ーティングとなる。この時、切替え回路では、 MOSトランジスタQェナがオフであるから、電流

> 第8図は、NANDセルのこつの選択ゲート SG」、SG」の制御回路である。ロウ・デコー

ダの出力によって選択ゲートを選択するNAND ゲートG::、G:2およびそれらの出力端子に設け られたインバーター、1および「12を基本とする。 書込み信号VRITE が「耳"レベルのときに2入力 NORゲートG13およびインバータ1,3によって NANDゲートGiiに"用"レベルが入り、この ときドレイン側の選択ゲートSG;が選択され、 ソース側の選択ゲートSG2は選択されない。 NORゲートG:3の他方の入力端子には、消去信 号ERASE,統出し信号READ。 書込みベリファイ信号 W-VERIFYおよび消去ベリファイ信号 E-VERifyが入 るNORゲートG」。とインパーター」。が設けられ ている。即ち消去信号ERASE、統出し信号READ。 書 込みベリファイ信号 W-VERIPY、消去ベリファイ信 号E-VER!FYのいずれかが"H゜レベルになると、 NORゲートGュョに"H" レベルが入り、二つ選 択ゲートSG」、SG。が同時に選択されるよう になっている。。

ただし消去ベリファイ信号E-VERIFYは、タイマ 回路25を介してNORゲートG」に供給される。 タイマ回路 2 5 はこの実施例では、一方の入力 に消去ベリファイ信号 B-VER! FYが直接入る2入力 NANDゲートG」が、その出力端子に設けられた インパータ lis、消去ペリファイ信号E-VERIFYを 一定時間だけNORゲートGょ4に供給するための 遅延回路DLおよびインバータ 116により構成さ れている。即ち消去ベリファイ信号E-YERIFY信号 が "丑" レベルになるとNORゲートG」に "丑" レベルが入り、選択ゲートSG」、SGzが同時 に選択される。そして、遅延回路DLで決まる時 間の後にNANDゲートG」5の二つの入力が共に "H" レベルとなり、NORゲートG 14に供給さ れていた"且"シベルは"L"レベルに復帰する。

遅延回路DLは、例えば抵抗と容量により構成 されるものでも、或いはリングオシレータの出力 をカウンタで数えてあるカウント数になったら出 力を出す回路でもよい。

第9回は、ベリファイ終了検知回路9の構成例 であり、図示のようにフリップフロップとNAN Dゲートおよびインバータにより構成される。

次にこのように構成されたEEPROMの動作を説明する。

消去されたメモリセルのしきい値が十分負になっているか否かをチェックする消去ベリファイ動作は次のように行われる。第6回の制御回路にお

再度データ消去を行い、条件を満たすまで同様の ベリファイ動作を繰り返す。

データ書込みは、1ワード分のデータがデータ ラッチ回路ちにラッチされ、そのデータによって ピット線電位が制御されて"0"または"1"が 書き込まれる。この時選択された制御ゲート線に 高電位Vpp、それよりピット線側にある非選択制 毎ゲート線に中間電位 V ppH が印加される。第6 図の制御回路では書込み信号VRITEが入力される。 即ち書込み信号 VRITE とアドレスai, aiの輪 理によって、高電位供給回路21または中間電位 供給回路22がオンとなって選択された制御ゲー ト線にVpp、非選択の制御ゲート線にVppMが印 加される。ピット線BLには、データ"1" 書込 みの時は 0 V 、 "O" 書込みの時は中間電位が与 えられる。このデータ書込みのバイアス条件を保 持する時間は、従来の書込み法に比べて十分に短 いもの、何えば従来の1/100程度、具体的に は10μ sec 程度とする。 "1" が書かれたメモ リセルではしきい値が正方向にシフトし、"0"

いて、消去/読出し制御回路24に消去ベリファ イ信号E-ERASE が入り、スイッチングMOSトラ ンジスタQョがオンになって、アドレスとは無関 係に選択されたNANDセル内の全てのメモリセ ルの制御ゲートがOVに設定される。選択ゲート SG1、SG2も同時に、第8図の制御回路に消 去ペリファイ信号E-ERASE が入ることにより選択 され、例えば5Vに設定される。ピット線には例 えば1. .5 Vが与えられ、ソース線は0 Vとされ る。このとき、選択ゲートSG」、SG2が5V になっている時間は、消去したメモリセルのしき い額がある程度負になっていたらデータ"0"が 読み出せる時間に設定される。これは第8図の遅 延回路DLを持つタイマ回路25によって設定さ れる。例えば、制御ゲートが全てOVでピット線 が 1 、 5 Vのときメモリセルが 1 0 μ A 液せる時 の読みだし時間が200n sec であった時のしき い値より低くしようとすると、この統出し時間を 150 n sec に設定する。そしてこの設定された 時間にデータ"0"が読み出されない場合には、

が書かれたメモリセルではしきい値は負に止まる。 次に書込みベリファイ動作に入る。この実施機 においては、データ"1"が書かれたメモリセル のしきい値が所望の値に違しているか否かがチェ ックされる。この所望のしきい鏡はメモリセルの データ保持特性を考慮して決められるもので、例 えば2.5V程度である。この様なベリファイ動 作が書込みが行われた1ワード線のメモリセルに ついて行われる。第10団はその書き込みベリフ ァイ動作のタイミング図である。まずセンス信号 SENSE が "H" レベルになり、センスアンプ回路 2がイネーブルとなる。この時列アドレス発生回 路 7 により列アドレス a i が入力され、データ出 力様にデータが出力されて、データラッチ回路5 のデータがラッチ出力線に出力される。この書込 みベリファイ動作のサイクルでは、第6図の制御 回路にペリファイ信号 V-VERIFYと読出し信号 READ が同時に入る。これらとアドレスai、aiとの 論理によって、選択された制御ゲート線には、ベ リファイ制御回路23によって、Vccと接地電位

の中間に設定された書込みペリファイ電位VveR - 2. 5 Vが供給される。それ以外の制御ゲート 線には、消去/読出し制御回路24のNANDゲ ートG」の出力が"L"レベルとなって制御ゲー ト線にVccが供給される。この時第8図の制御回 路により同時に選択される選択ゲート線SG」。 SG2は共にVccに設定され、ピット練BLには 1. 5 V が与えられ、ソース線は C V とされる。 これにより、選択されたメモリセルが"1"書 込みがなされたものであって、そのしきい値が 2. 5 V を越えていれば、選択されたメモリセル は非導過となり、データ"1"が読み出される。 "1" 書込みがなされたがしきい値が2.5Vに 達していない場合には、選択されたメモリセルは 導通するから、データ "0" として読み出される。 そして、書込みデータとベリファイ動作により読 み出されたデータとは、データ比較回路3によっ て比較されて、ラッチ信号LATCRYが"L"レベル が"且"レベルになることにより、比較結果がラ ッチされる。すなわち読み出されたデータが"1" であれば、これは比較回路 3 内のインバータ 3 1
で反転してデータラッチ回路 4 からの書込みデータ "1" とともに N A N D ゲート 3 2 に入り、インバータ 3 3 によって書込みデータが "1" であれば、 "0" となってラッチ回路 3 4 にラッチされる。書込みデータが "1" であるが書込みが不十分で "0" と読み出された場合には、ラッチ回路 3 4 には "1" としてラッチされる。書込みデータが "0" の場合には、統み出されたデータの如何に拘らず、 "0" として比較回路 3 内のラッチ回路 3 4 にラッチされる。以上のデータ比較回路 3 でのラッチデータの様子を表ー 1 にまとめて示す。

表 - 1

データラッチ回路のデータ	1	1	0	D
センスアンブ回路出力	1	0	1	0
データ比較回路出力	0	1	0	0

データ比較回路3の出力に"1"が現れた場合には、ベリファイ終了検知回路9はベリファイ終

了信号を出さないようにする。すなわち第9回に おいて、書込みペリファイ信号 V-VERIPYによりフ リップフロップが初期化された後、データ比較回 路3の出力に"1"が現れると、フリップフロッ プの出力は"0"にセットされる。データ比較が 終了するまではデータ比較信号が"0"、したが ってベリファイ終了信号は"0"出力であり、ベ リファイが終了していない事を示す。全ピット線 のデータ比較が終了すると、データ比較終了信号 が"1"になるが、ベリファイが終了しないと信 号Dour Vが"丑"レベルになる事によって、デ ータ比較回路3のデータが再度データバッファ8 を介し、データ入力線を介して新しいデータとし てデータラッチ回路ちにラッチされる。上の表か ら明らかなように、者込みが不十分であったアド レスについてのみ"1" データが再度ラッチされ、 これよって再度"1"データ客込み動作が繰り返 される。そして再度ベリファイ動作を行い、"1° 書込み不十分のメモリセルがなくなると、データ 比較回路3に1個も"1"が現れなくなり、フリ

ップフロップは"O"にセットされたままになって、データ比較終了信号が"1"になったときに、ベリファイ終了検知回路9が終了信号"1"を出力して、データ書込み動作終了となる。

以上の各動作モードでの各部の電位関係をまとめて、表ー2に示す。ここでは普込みおよび書込みペリファイ時制御ゲート様CG2が遅ばれた場合について示している。

データ読出し動作は、従来と同様である。

以上のようにこの実施例によれば、データ消去。
のベリファイ動作を実行することより、消去状態
のメモリセルのしきい値電圧をある値より小さく
数定することができる。これにより、"0" 腕出
し時の速度が遅くならないようにすることができ、
また"1" 書込み後のしきい値が大きくなり過ぎ
るのが防止される。

またこの実施例ではデータ書込み時、1回の書 込み時間を短くして書込みを行うという操作を報める です。これによって、従来のように1回の合 で確実に"1"データを書き込む場合書製みで ロセス等のばらつきに起因する過剰なるにまってなるのはあれる。このを書き込むが改善されたない。"1"データが書き込まれたも ことが防止され、"1"データが書き込れたものとまりせんのしきいはのははいるとかできる。この結果、非選択のメモリセルが転送ゲートとして働くNANDセル型の EEPROMの信頼性が高くなる。

消去 消去 書込み 書込み 書込み ベリファイ -1-.0. ベリファイ O¥ ピット練 1.5 ¥ 1.57 107 SG, OV 15 V 107 1 D V 5 ¥ CG. ΩV ΩV IOV 107 51 CG2 OV OV 20¥ 20V 2.5Y CG. ΩV Ω¥ inv 107 5 V CG. OV OV 107 167 51 CG. Ω¥ រែលប 107 107 5 Y CG. OV OV 104 107 5 ¥ CG, 5 ¥ ĐΥ OV 107 107 CG. OV OV 107 10Y 5 ¥ SG<sub>2</sub> O V 5 Y OV 107 51 OY OV O V ソース線 OV 基板 20Y OY OV OV OV

なお実施例では、書込みベリファイ動作でのしきい、値評価基準を2.5Vとしたなはに投定するい。 1回の書込めはこれできる。 1回の書込めには分布をはいても同様のできる。 1回の書込めには分布をより間には分布をみらればよりにするに対したが、1回の音込のできるがにはよいではよいではようにすればいいでものができる。 1回のチェック時間ではよいでもはないでは、1のができる。 1のができる。 1のがで

その他本発明は、その趣旨を逸脱しない範囲で 種々変形して実施することができる。

### [発明の効果]

以上述べたように本発明によれば、消去ベリファイ制御またはこれと共に書込みベリファイ制御

を行うことにより、メモリセルのしきい値を最適 状態に設定して信頼性向上を図ったNANDセル 型のEEPROMを提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のEEPROMの構成を示す図、

第2図(a) (b) はそのメモリセルアレイの一つのNANDセルの平面図と等価回路図、

第3図(a) (b) はそれぞれ第2図(a) のAー A′およびB-B′新面図、

第4図はメモリセルアレイの等価回路図、

第5 図および第6 図は第1 図の要部構成を具体的に示す図、

第7図は書込みベリファイ電位発生回路を示す 図、


第8図は選択ゲート制御回路を示す図、

第9図はベリファイ終了検知回路の構成例を示す図、


第10回は書込みベリファイ動作を説明するためのタイミング図である。

1 …センスアンプ回路、 2 …メモリセルアレイ、 3 … データ比較回路、 4 … 入出力バッファ、 5 … データラッチ回路、 6 … 制御ゲート制御回路、 7 … 列アドレス発生回路、 8 … ベリファイ終了検知回路、 2 1 … 高電位供給回路、 2 2 … 中間電位供給回路、 2 3 … 書込みベリファイ電位供給回路、 2 4 … 消去 / 統出し制御回路、 2 5 … タイマ。


出颗人代理人 弁理士 鈴江武彦





第 2 関




第 1 図










-1255-








第 8 図





第 10 図

第1頁の続き

Solnt. Cl. 5

識別記号

庁内整理番号

H 01 L 27/10 29/788 29/792

481

8624-4M

@発明者 百富

正樹

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

@発明者 舛岡 富士雄

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内